[컴퓨터시스템구조] 3강 부울대수 및 논리게이트, 조합논리회로, 순차논리회로

* 부울대수 및 논리게이트

부울대수는 논리학을 체계적으로 표현하기 위해서 부울대수 시스템을 제안하여 만들었고, 스위칭 대수 시스템을 고안하여 오늘날 디지털 컴퓨터에서 사용하고 있다.

부울대수에서는 1,0만을 사용

 

부울대수의 기본연산과 기본게이트

부울대수의 기본연산으로는 논리곱(AND), 논리합(OR), 논리부정(NOT), 배타적 논리합(XOR)등 연산이 있다.

논리회로를 설계할 때 사용하는 기호를 논리 게이트라고 한다

기본 논리게이트로는 AND, OR, NOT게이트가 있으며 응용게이트로는 Exclusive_OR, Exclusive-NOR, NAND, NOR게이트 등이 있다.

 

2. 부울대수의 기본법칙

부울대수도 일반 대수와 마찬가지로 교환법칙, 결합법칙, 분배법칙 등이 성립

부울대수를 이용하면 회로식을 간단히 할 수 있고 회로도가 간단해져서 하드웨어인 게이트의 수를 줄일 수가 있으며 원가 절감이 된다.

 

3. 카르노 맵(karnaugh map)

논리식을 간략화하는 방법으로 부울대수식과 카르노 맵을 이용한 방식이 있다

부울 대수는 신호선수가 많아서 수식이 복잡해지면 간략화하기가 어렵지만 카르노 맵을 이용하면 간단히 해결 가능

 

* 조합논리회로

조합논리회로는 출력값이 현재의 입력값에 의해 결정되는 논리회로이며 기억기능이 없는 것이 특징

논리게이트의 조합으로 이루어지며 입력, 논리게이트, 출력으로 구성

AND, OR, NOT, XOR, NAND, NOR게이트와 반가산기, 전가산기, 디코더, 인코더, 멀티플렉서, 디멀티플렉서 등이 있다.

 

조합 논리 회로 설계의 단계

주어진 조건에 따라 입력선의 수, 출력선 수를 결정 (가장 중요)

입출력 조건에 따라 진리표 작성

진리표를 보고 논리식 작성

논리식을 간략화, 부울대수나 카르노 맵을 사용

간략화된 논리식으로 논리회로 설계

 

가산기(adder)

두 수를 더하는 가산기는 컴퓨터의 연산장치에서 가장 기본이 되는 연산

가산기는 입력이 2개인 반가산기와 입력이 3개인 전가산기로 구성

 

2. 멀티플렉서(MUX:Multiplexer)

여러 개의 입력선과 1개의 출력선으로 이루어짐

 

3. 디멀티플렉서(DEMUX : Demultiplexer)

멀티플렉서의 역기능을 수행하는 조합논리

하나의 입력선와 n개의 선택성 2의 n승 개의 출력선으로 이루어져 있다.

 

4. 디코더(Decoder)

디코더는 n개의 입력을 받아 2의 n승개의 출력 중 하나를 선택하여 활성화 시켜주는 조합논리회로

메모리 칩의 주소 선택, 컴퓨터의 제어장치의 명령어 해독 기능을 하는 중요한 소자

 

5. 인코더(encoder)

디코더와 반대의 기능을 수행하는 조합논리회로이며 부호기라고도 하며 2의 n승개의 입력과 n개의 출력을 갖는다.

 

* 순차논리회로

순차논리회로는 조합논리와 플립플롭으로 구성된 회로이며 출력값은 입력값과 회로의 내부상태에 의해 정해지는 논리회로

내부상태는 현재의 입력값과 이전의 내부상태에 의해 정해진다

순차논리회로는 동기식(synchronous)과 비동기식으로 구분

동기식 순차논리는 클록신호와 입력신호의 순서에 따라 출력신호가 발생되는 회로

 

플립플롭

순차논리회로에서의 메모리 요소가 플립플롭

0또는 1의 안정된 상태를 갖고 있으며 2가지 상태중 한 상태에 머물러있으며 1비트를 저장

 

2. 레지스터

2진 정보를 저장하는 기억소자로 플립플롭이 여러 개 모여서 구성

중앙처리장치에서는 기억장치로 많이 이용

저장, 시프트, 로테이트 기능이 있다.

 

3. 카운터

카운터는 여러 개의 플립플롭으로 구성되며 레지스터의 특수한 형태

CP와 플립플롭의 상태가 순차적으로 변하는 순차논리회로

동기식 카운터와 비동기식 카운터로 분류

동기식 카운터는 설계방법이 까다롭지만 오차가 없고 정확도가 크지만 비동기식 카운터는 설계는 쉬운 편이나 오차가 발생할 가능성이 크다